skip to main
|
skip to sidebar
verilog
星期一
10/20(1)
module A01_4_Unit (y_out,x_in1,x_in2,x_in3,x_in4);
input x_in1,x_in2,x_in3,x_in4;
output y_out;wire y1,y2;
and #1(y1,x_in1,x_in2);
and #1(y2,x_in3,x_in4);
nor #1(y_out,y1,y2);
endmodule
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
網誌存檔
▼
2008
(8)
►
12月
(1)
▼
10月
(6)
10/20(3)
10/20(2)
10/20(1)
10/13 Add_full
10/13上課練習
10/06上課練習
►
9月
(1)
關於我自己
roxjrju
檢視我的完整簡介
沒有留言:
張貼留言